本文来自 数位时代。
全球晶圆制造龙头台积电(TSM.US)市场表现一再创纪录，从今年初因卫生事件影响，股价最低跌至235.5元，直到11月17日一度触及506元，不只翻倍成长，市值更逼近新台币13兆元，超车零售巨头沃尔玛(WMT.US)，登上全球第11大市值企业。
同在今年，为维持世界领先，台积电持续投资创新先进技术及卓越制造，资本支出创史上新高，上看约170亿美元(约新台币5,100亿元)，其中约有8成用于3纳米制程及更先进制程的研发。也因为长期专注创新，其5纳米制程已抢先全球于今年第二季量产，成为苹果(AAPL.US)A14仿生芯片、M1处理器的重要产能。
近两年，向台积电先进制程下单的超微(AMD.US)、联发科等，产品效能都有跳跃式进步，前者无疑成为加速科技巨头成长、抢攻市占的关键推手。
同一时间，台积电也宣告最先进的2纳米制程研发中心，将在2021年于新竹设立。
先进制程濒临极限，如何走出摩尔定律框架?
然而，有鉴于IC(集成电路)制程的发展，终将面临物理极限，摩尔定律(Moore's Law)是否失效有待探讨;即使台积电创办人张忠谋曾用「柳暗花明又一村」，形容摩尔定律可能会出现解方，但仍有不少业内人士认为，当芯片电路线宽愈来愈小，1纳米之后的技术该如何走下去?
「不管摩尔定律的路怎么走，台积电只在意新一代技术创造的优势，是否能达到预期。」台积电首席科学家黄汉森说明了台积电如何「跳脱」框架。
「技术发展在我看来，更像是一条道路(path)的感觉。」只要透过这条路，满足终端产品效能表现，都是好的选择。
举例来说，消费者购买笔电时，比起中央处理器(CPU)晶体管数是否翻倍，他们更在意新笔电效能是否满足需求。 换句话说，台积电早已展开准备，不再只仰赖先进制程，也投入大量资源在先进封装技术(今年投入10%、逾500亿元的资本支出)，期望双头并进解决客户高效能芯片的需求。距竹科20分钟车程的竹南科学园区，一块14.3公顷的地正在动工，即为台积电预计2021年中完工的先进封装厂。
从技术面来看，台积电目前已有整合扇出型封装(InFO)、CoWoS(基板上晶圆上芯片封装)等技术，其中InFO更是台积电抓紧大客户苹果订单的法宝之一。
总裁魏哲家在今年台积线上技术论坛，首度端出整合InFO、CoWoS等3D 矽堆叠IC技术平台「3D Fabric」，能串连多个逻辑IC、高宽频记忆体(HBM)以及小芯片(chiplet )，随着运算需求不同改变组合，缩短开发时间，让客户的芯片达到更好的效能表现。
黄汉森强调，「每一条技术的路，对台积电来说同样重要，我们缺一不可。」以高效能运算(HPC)的应用来说，需要高度效能表现，先进封装技术才能满足所需;物联网(IoT)看重能源效率，同时依据终端装置的功能与体积大小，将运算芯片与感测芯片以系统级封装(SiP)技术，一起包进一颗系统单芯片(SoC)里，相对是更好的解决方案。
掌握各种先进技术的同时，台积电创新的力道丝毫未减。从7纳米制程起，台积电就一路领先三星、英特尔约1～2个制程世代，不只技术领先，良率表现也狠甩对手;高良率意味低生产成本，因此吸引了更多半导体客户选择台积电代工。
先前英伟达(NVIDIA)的新产品RTX 30系列改采三星8纳米制程，由于良率和性能表现不如预期，市场便传出英伟达将回归台积电5纳米制程，可见不仅量产快，台积电的良率与效能也相对稳定。
三星呛声「弯道超车」，台积电能否维持领先优势?
值得注意的是，3纳米制程的晶体管架构选择上，台积电和三星出现分歧，是否将从此影响先进制程赛局结果?
台积电将选择沿用FinFET(鳍式场效晶体管)架构，而三星则转向GAAFET(闸极全环场效晶体管)架构，期望借此解决制程微缩所面临的漏电问题。
有不少业者认为，GAAFET将是先进制程推进至3纳米的最佳解决方案，因为效能提升较高、耗能减少最多，体积也能缩得更小，连英特尔也宣布，将在5纳米制程改采GAAFET。
对于台积电的架构选择，黄汉森表示，是基于成本竞争力、IC设计及效能表现的整体考量，「FinFET架构确实会因为接下来制程的缩小，碰到发展的瓶颈。」业界解读是，台积电以较为保守稳健的做法，选择在掌握度最高的FinFET架构上力求优化。
今年11月24日上梁的台积电3纳米南科厂，将于2021年试产、2022年下半量产，估计将比5纳米功耗减少近30%，性能提高逾10%。然而，三星也没在客气，宣布预计于2022年量产3纳米，一举超车台积电，显然先进制程竞赛的下一阶段，已揭开序幕。
在晶圆制造的制程上，晶体管架构的选择，都可能是每一世代的领先优势，也可能是不慎失足的坎。（编辑：mz）
还未登录
